(19)

KOREAN INTELLECTUAL PROPERTY OFFICE

#### KOREAN PATENT ABSTRACTS

(11)Publication

1019890000888

number:

(43) Date of publication of application:

12.04.1989

(21)Application number: 1019860002519

(22)Date of filing:

02.04.1986

(71)Applicant: (72)Inventor:

Samhan Computer Co.

Lee, Sang-Bok

(51)Int. CI


G09F 9 /30

G09G 3 /00

#### (54) LARGE ELECTRIC SIGN BOARD

#### (57) Abstract:

The board for reducing the flickering phenomenon comprises a CPU (1), a ROM (2), a ROM (3), a DPROM (4) for storing image data, a timing cct. (5) for reading the data of (5) in sequence, a row decoder (7) for selecting the display module (8), and latches (9). The DPROM is connected in dual with the CPU (1) and the timing cct. (5), then the CPU provides image data only to the DPRAM and the timing cct. takes charge of providing the image data to the display module (8).



Copyright 1997 KIPO

#### Legal Status

Date of request for an examination ()

Notification date of refusal decision ()

Final disposal of an application (abandonment)

Date of final disposal of an application (19891018)

Patent registration number ()

Date of registration ()

Number of opposition against the grant of a patent (001989000679)

Date of opposition against the grant of a patent (19890610)

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

Exhibit 18

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI. G09F 9/30

(11) 공개번호

특 1987-0010474

(43) 공개일자

1987년 11월 30일

(21) 출원번호 특 1986-0002519 (22) 출원일자 1986년04월02일

(71) 출원인

삼한컴퓨터 주식 황진

서울특별시 강남구 방배동 908-4

(72) 발명자

이상복

서울시 동작구 상도 4동 214-228 25/2반

(74) 대리인

김영길

<u>심사청구 : 있음</u>

(54) 대형 전광판 표시방법 및 장치

足撃

내용 없음

대표도

도1

명세서

[발명의 명칭]

대형 전광판 표시방법 및 장치

[도면의 간단한 설명]

제1도는 본 발명의 블록도.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음.

(57) 청구의 범위

#### 청구항 1

도면에 도시하고 본문에 상술한 바와 같이 입출력(I/O)에서 중앙처리장치(CPU)(I)를 통해 롬(ROM)(2)과 램(RAM)에 연결한 것에 있어서, 중앙처리장치(CPU)(1)에서 DPRAM(4)과 타이밍로직(5) 및 각래치(6)를 통 하 <u>디스플레이 모듈(8)에 직결</u>하고 타이밍 로직(5)에서 래치 디코더(10)를 통해 래치(6)에 연결하며 타이 밍로직(5)에서 열 디코더(7)를 통해<u>디스플레이 모듈(8)에 연결하여서된 대형전광판표시 방법.</u>

제1항에 있어서, 중앙처리장치(CPU)(1)에서 DPRAM(4)의 입력데이타 단자(D₀-D7), 주소단자(A₀-Aց), 기입단 자(WD)에 입력시키고 DPRAM(4)의 데이타 출력단자( $D_0-D_7$ ) 주소단자( $A_0-A_9$ ),판독단자(RD)를 타이밍로직(5)의 입력층에 각각 입력시키고 타이밍로직(5)의 입력단자(Pb-R₃)를 열 디코더(7)의 단자(A-D)에 연결하고 클럭 단자(CLK)에 발전기(OSC)를 연결하여서 된 것을 특징으로 하는 대형전광판표시장치.

#### 청구항 3

제1항에 있어서, 타이밍 로직(5)의 데이터 출력단자(Q<sub>6</sub>-Q<sub>7</sub>)를 듀얼래치(9)의 데이터 입력단자(Q<sub>6</sub>-D<sub>7</sub>)에 입 력시키며 타이밍 로직(5)의 주소출력단자(A,-A,)를 래치코더(10)의 입력단자(A-F)에 입력시키고 단자 <del>(BLK)를 열 다고더(7)의 단자(G)에 연결하고 단자(STB)(TT)를 래치 다코더(10)의 단자(G)와 튜얼래치(9)</del> 의 단자(IT)에 연결하여 래치 디코더(10)의 출력단자(1-64)를 듀얼래치(9)의 입력단자(1-64)에 연결하여 서 된 것을 특징으로 하는 대형 전광판표시 장치.


#### 청구함 4

제1항에 있어서, 듀얼래치(9)의 출력을 디스플레이 모듈 칼럼 드라이버(12)(13)(14)(15)에 입력시키며 열 대코더(7)의 출력단자(RSL₀-RSL₁₅)를 디스플레이 모듈(8) 열 드라이버(11)의 단자(RSL₁₀-RSL₁₅)에 연결시켜 서 된 것을 특징으로 하는 대형정광판표시 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

도면

도연1



**B**1

(19)KOREAN INTELLECTUAL PROPERTY OFFICE

#### KOREAN PATENT ABSTRACTS

(11)Publication number:

1019920010341

(43)Date of publication of application:

27.11.1992

(21)Application number: 1019900001143

(22)Date of filing:

31.01.1990

(71)Applicant:

SAMSUNG ELECTRON

DEVICES CO.

(72)Inventor:

PARK, BYEONG-KJU


(51) Int. CI

G09G 3 /28

#### (54) METHOD FOR CONTROLLING PDP MODULE

#### (57) Abstract:

The method is for controlling plasma display panel module to display multi-gray levels so that the PDP module is applied to a display of microcomputer. The method comprises the steps: (A) modulating horizontal and vertical synchronous signal to match type with PDP drive circuit; (B) generating gray level signal by combining color signal transmitted from a display controller of microcomputer; and (C) controlling the PDP module drive circuit according to gray level signals.



Copyright 1997 KIPO

#### Legal Status

Date of request for an examination (19900131)

Notification date of refusal decision ()

Final disposal of an application (registration)

Date of final disposal of an application (19930220)

Patent registration number (1000615310000)

Date of registration (19930421)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent ()

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

# BEST AVAILABLE COPY

Exhibit

## (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI.<sup>5</sup> G09G 3/28

(11) 공개번호

특1991-0014867

(43) 공개일자

1991년08월31일

(21) 출원번호 (22) 출원일자	툭 1990-0001143 1990년 01월 31일	
(71) 출원인	삼성전관 주식회사 김정배	
(72) 발명자	경기도 화성군 태안읍 신리 575번지 박병규	
(74) 대리인	서울특별시 강남구 역삼동 651-11 이영필	
<u>심사청구 : 있음</u>		

(54) PDP 모듈의 제어방법 및 그 장치

岛岭

내용 없음

대표도

도1

명세서

[발명의 명칭]

PDP 모듈의 제어방법 및 그 장치

[도면의 간단한 설명]

제1도는 본 발명에 따른 PDP모듈의 제어장치를 보이는 블록도, 제2도는 제1도에서 색상신호 조합부의 한구성예를 보이는 회로도, 제3도는 제2도 회로의 논리식이다.

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

(57) 청구의 범위

### 청구랑 1

매트릭스상으로 배열된 X전극군과 Y전극군이 이루는 화소에 입력된 화상정보를 선택적으로 어드레싱시켜 화상을 표시하는 구동회로를 구비하는 PDP 모듈을, 소정 비트의 색상정보와 수직 및 수평 동기신호를 포 함하는 영상신호를 출력하는 표시 제어부를 구비하는 마이크로 컴퓨터에 인터페이싱 시키는 방법에 있어 서, 상기 마이크로 컴퓨터의 표시제어부에서 출력되는 수직 및 수평동기 신호를 변환하여 상기 구동회로 를 상기 표시제어부와 매칭시키고, 상기 표시제어부에서 출력되는 색상정보를 조합하여 표시될 계조에 대 응하는 계조신호를 형성하여, 상기 구동회로를 상기 계조신호에 따라 제어함으로써 복수의 제조를 구비하 는 화상을 표시하는 것을 특징으로하는 PDP모듈의 제어방법.


#### 청구항 2

제1항에 있어서, 상기 PDP모듈이 주사형이며, 상기 계조신호가 상기 PDP모듈의 듀티사이클을 제어하는 것을 특징으로 하는 PDP모듈의 제어방법.

#### 청구항 3

매트릭스상으로 배열된 X전극군과 Y전극군이 이루는 화소에 입력된 화상정보를 선택적으로 어드레싱시켜 화상을 표시하는구동회로를 구비하는 PDP모듈을, 소정 비트의 색상정보와 수직 및 수평 동기신호를 포함 하는 영상신호를 출력하는 표시 제어부를 구비하는 마이크로 컴퓨터에 인터페이싱 시키는 장치에 있어서, 상기 표시제어부에서 출력된 수직 및 수평동기신호를 각각 변환하여 상기 구동회로의 기준펄스를 제공하 는 수직 및 수평동기 매칭부와, 상기 표시제어부에서 출력된 색상정보를 조합하여 표시될 계조에 대응하 는 복수 비트의 계조신호를 형성하는 색상신호 조합부와, 상기 색상신호 조합부가 출력하는 계조신호에 따라 상기 구동회로를 복수의 계조를 형성하도록 제어하는 계조형성 제어부를 구비하여 구성되는 것을 특

청구항 4




제3항에 있어서, 상기 PDP모듈이 수평 주사형이며, 상기 수직 또는 수평 동기 매칭부의 어느 하나에 상기 계조형성제어부에 제공되는 시프트 클럭 펄스를 형성하는 시프트 클럭 펄스 형성부가 접속되는 것을 특징 으로 하는 PDP 모듈의 제어장치.


※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

도면

도면1



도면2



도면3

				•				
R	1	1	1	1	0	0	0	0
<u>.</u> 6	1_	1	0	0	1	1	0	0
B.	1	0	1	0	1	0	1	0
Q1	1	0	1	0	1	0	1	0
Q2	1	1	0	, 0	1	1 .	0	0